UUÖ±²¥

ECSE 530 Logic Synthesis (3 credits)

Nota : Ceci est la version 2010–2011 de l’annuaire électronique. Veuillez mettre à jour l’année dans la barre d’adresse de votre navigateur pour une version plus récente de cette page, ou cliquez ici pour consulter l'annuaire la plus récente.

Offered by: Génie électr. et informatique (Génie et l'architecture)

Vue d'ensemble

Génie électrique : The place of logic synthesis in microelectronics. Representations of Boolean functions: logic covers, binary decision diagrams. Two-level synthesis algorithms, Espresso. Multi-level synthesis to Boolean networks: don't care methods, algebraic optimizations, delay modelling. Sequential synthesis: state-based optimizations, state assignment, network optimizations. Technology mapping: library cell and FPGA mapping.

Terms: Hiver 2011

Instructors: Zilic, Zeljko (Winter)

  • (3-2-4)
  • Prerequisite: ECSE 323
Back to top